使用32k晶振(晶振的常見注意事項有哪些)
1.晶振的常見注意事項有哪些
晶振是為電路提供頻率校準(zhǔn)的元器件，通常分成有源晶振和無源晶振兩個大類別；所以晶振的使用之前要注意的幾點：
1、無源晶振需要外接電壓；由于芯片內(nèi)部有振蕩電路，并且晶振的信號電壓根據(jù)起振電路而定，可以允許不同的電壓，但無源晶振通常信號質(zhì)量和精度較差，需要精確匹配外圍電路（電感、電容、電阻等），如需更換晶振時要同時更換外圍的電路。
2、有源晶振不需要芯片的內(nèi)部振蕩器，就可以提供高精度的頻率基準(zhǔn)，信號質(zhì)量也較無源晶振要好；相對應(yīng)的有源晶振要比無源晶振要貴一些。
3、晶振的腳位圖；晶振廠家所制作的產(chǎn)品手冊上都會提供外部晶振輸入的標(biāo)準(zhǔn)電路，會注明晶振的頻率范圍和一些重要的參數(shù)，所以在設(shè)計電路時要了解晶振的腳位圖。單片機現(xiàn)在所能接收的晶振頻率相對較低，但對于一般控制電路來說足夠了。
4、晶振有一個重要的參數(shù)，那就是負(fù)載電容值；選擇與負(fù)載電容值相等的并聯(lián)電容，就可以得到晶振標(biāo)稱的諧振頻率。
5、一般的晶振的負(fù)載電容為15pf或12.5pf ；如果再考慮元件引腳的等效輸入電容，則兩個22pf的電容構(gòu)成晶振的振蕩電路就是比較好的選擇。
2.晶振的保護(hù)注意事項?
一、彎腳 將導(dǎo)腳彎曲、焊接時，導(dǎo)腳上要留下離外殼0.5mm的直線部位，否則有可能造成玻璃破碎（附圖）。
二、焊接： 焊接部位僅于導(dǎo)腳玻璃纖1mm以上的地方，不要對外殼進(jìn)行焊接。如果高溫及長時間地對導(dǎo)腳部位進(jìn)行加熱，會導(dǎo)致晶振特性的惡化及晶振的破碎。
對導(dǎo)腳的加熱溫度控制在300℃以下，時間在5秒以下（對外殼加熱應(yīng)控制在150℃以下）。 三、音叉型晶振采用小、薄的晶振，以及相對頻率與超聲波清潔器相近的，會因共振而損壞，所以不宜用超聲波清潔器處理晶振。
四、雖然設(shè)計時，晶振可以從75cm高度落到硬木板上3次而不損壞。但還是要避免晶振跌落、受震。
3.晶振使用時要注意哪些事項
均特利給您詳細(xì)講解
1、需要倍頻的DSP需要配置好PLL周邊配置電路，主要是隔離和濾波；
2、20MHz以下的晶體晶振基本上都是基頻的器件，穩(wěn)定度好，20MHz以上的大多是諧波的（如3次諧波、5次諧波等等），穩(wěn)定度差，因此強烈建議使用低頻的器件，畢竟倍頻用的PLL電路需要的周邊配置主要是電容、電阻、電感，其穩(wěn)定度和價格方面遠(yuǎn)遠(yuǎn)好于晶體晶振器件；
3、時鐘信號走線長度盡可能短，線寬盡可能大，與其它印制線間距盡可能大，緊靠器件布局布線，必要時可以走內(nèi)層，以及用地線包圍；
4、通過背板從外部引入時鐘信號時有特殊的設(shè)計要求，需要詳細(xì)參考相關(guān)的資料。
4.使用石英晶振的有哪些注意事項
1、抗沖擊晶振可能在某些條件下受到損壞。
請勿使用受過沖擊的晶體，例如在貼裝過程中或跌落后使用。2、輻射避免照射晶體，因為在輻射環(huán)境中暴露可能會導(dǎo)致產(chǎn)品性能受到損害。
3、化學(xué)制劑/PH值環(huán)境請勿在PH值范圍可能導(dǎo)致腐蝕或溶解產(chǎn)品或包裝材料的環(huán)境下使用或儲藏晶體。4、粘合劑請勿使用終端、組件、玻璃材料及氣相沉積材料的容易受腐蝕的膠粘劑，這樣可能導(dǎo)致降低產(chǎn)品性能。
5、鹵化合物請勿在鹵素環(huán)境下使用晶體產(chǎn)品。在空氣中的氯氣內(nèi)或封裝所用的金屬部件內(nèi)，都有可能產(chǎn)生腐蝕。
同時，請勿使用任何會釋放出鹵素氣體的樹脂。6、靜電請選擇導(dǎo)電材料封裝晶體。
過高的靜電可能會損壞產(chǎn)品，注意抗靜電條件。請使用電焊槍和無高壓泄露的測量電路，并進(jìn)行接地操作。
7、機械振動對晶體的影響當(dāng)晶體受到壓電揚聲器、喇叭、壓電蜂鳴器等周期性機械振動時，晶振的輸出幅度和頻率可能會受到影響。這種現(xiàn)象對通信器材和通信質(zhì)量有影響。
盡管在晶體設(shè)計時可以設(shè)計處理這種機械振動的影響，但我們?nèi)匀煌扑]事前檢查并按安裝指南進(jìn)行操作。
5.晶振使用時要注意哪些事項
均特利給您詳細(xì)講解
1、需要倍頻的DSP需要配置好PLL周邊配置電路，主要是隔離和濾波；
2、20MHz以下的晶體晶振基本上都是基頻的器件，穩(wěn)定度好，20MHz以上的大多是諧波的（如3次諧波、5次諧波等等），穩(wěn)定度差，因此強烈建議使用低頻的器件，畢竟倍頻用的PLL電路需要的周邊配置主要是電容、電阻、電感，其穩(wěn)定度和價格方面遠(yuǎn)遠(yuǎn)好于晶體晶振器件；
3、時鐘信號走線長度盡可能短，線寬盡可能大，與其它印制線間距盡可能大，緊靠器件布局布線，必要時可以走內(nèi)層，以及用地線包圍；
4、通過背板從外部引入時鐘信號時有特殊的設(shè)計要求，需要詳細(xì)參考相關(guān)的資料。
